Pioneering Next-Gen Semiconductor Tech

초고속·고집적 반도체 패키징의
초격차 기술 표준을 세웁니다

에셈와이는 AI 가속기, HBM, High-Performance Computing 시장을 선도하는 3D Packaging,
Advanced WLP, Flip Chip 핵심 소재 및 초미세 공정 장비 솔루션을 공급합니다.

99.9%
미세 범핑 신뢰성 수율
< 10㎛
초미세 Pitch TSV 제어 기술
200+
Global Business Partnership

첨단 반도체 패키징 솔루션

고성능·저전력 AI 반도체 요구사항에 대응하기 위한 차세대 미세 공정 및 검사 소재·장비 포트폴리오입니다.

3D Packaging 기술 Next-Gen TSV

3D Packaging (3D-IC)

TSV 수직 적층 기반 초고속·고집적 솔루션

실리콘 관통 전극(TSV) 기술을 적용하여 복수의 반도체 다이(Die)를 수직으로 적층하는 차세대 패키징입니다. 칩 간 신호 지연을 극단적으로 줄이고, HBM 및 AI 가속기가 요구하는 초고대역폭과 저전력 특성을 완성합니다.

✓ TSV(Through-Silicon Via) 미세 충전 소재 및 공정
✓ 초슬림 다이 적층 시 박리·워페이지(Warpage) 방지 기술
✓ HBM3e/HBM4 및 HPC용 초고밀도 인터커넥트 최적화
3D Packaging 기술 A Fan-Out & RDL

Advanced WLP

FO-WLP / FI-WLP 초미세 재배선 기술

웨이퍼 단계에서 직접 패키징 및 테스트를 완료하는 첨단 기술입니다. 별도의 기판(Substrate)이 필요 없는 Fan-Out 기술을 통해 칩 두께와 면적을 비약적으로 줄이며, 초고밀도 I/O 재배선(RDL)을 지원합니다.

✓ Substrate-less 구조를 통한 패키지 폼팩터 30% 이상 축소
✓ Fine-pitch RDL(재배선층) 형성용 감광성 절연 소재
✓ 모바일 AP 및 RF 칩을 위한 우수한 고주파/방열 특성
Flip Chip 기술 FC-BGA / FC-CSP

Flip Chip

범프(Bump) 직접 접속 기반 고속 인터커넥트

와이어 봉지 방식 대신 미세 범프(Micro Bump)를 사용하여 칩과 기판을 직접 플립 접합하는 검증된 고성능 솔루션입니다. 신호 전달 경로를 최단화하여 전기적 특성을 증대시키고 고열 발산에 유연하게 대응합니다.

✓ Micro Bump 및 C4 범핑 접합 최적화 플럭스/언더필
✓ 신호 인덕턴스 감소 및 전력 공급 안정성 대폭 개선
✓ 대면적 FC-BGA 리플로우(Reflow) 변형 제어 솔루션